(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-66597

f) Int. Cl.³
 G 11 C 29/00
 G 06 F 11/10

識別記号

庁内整理番号 6974-5B 7368-5B 砂公開 昭和57年(1982)4月22日

発明の数 1 審査請求 未請求

(全 4 頁)

図誤り訂正回路

願 昭55-140807

②特②出

願 昭55(1980)10月8日

@発 明 者 増田博樹

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 玉蟲久五郎 外3名

明 細 啓

1. 発明の名称 誤り訂正回路

2 特許請求の箆囲

データのピットパターンをアドレスとして訂正 符号を格納している訂正符号発生用メモリを有し 酸メモリからデ - タに対応した訂正符号を없出し て酸データに付加して配位装置に配位する配位シ ステムにないて、前配配憶装置から説出されたデ - タをアドレスとして前記訂正符号発生用メモリ から再度説出された訂正符号と前記記憶装置から 記出された訂正符号との排他的論理和をとる第 1 の排他的論理和回路と、該第1の排他的論理和回 路の出力パターン情報をアドレスとして駅出され てデータと等しいピット長を有するデータ訂正位 報を出力するデータ訂正用メモリと、設データ訂 正假報と前記記憶装置から説出されたデータとの 排他的論理和をとる第2の排他的論理和回路とを 具え、妃憶装置から説出されたディタの誤り訂正 を行なりことを特徴とする餌り訂正回路。

3. 発明の詳細な説明

本発明は、記憶装置からデータを読出す際に、 データの餌り訂正を行なうことができる、額り訂 正回路に関するものである。

中央処理装置において、メモリにデータを格納して観出す場合、メモリの信頼度が悪いともでいたりを特の関りが発生する。このような関りを防止する方法として、データにハミング符号(Hemming Codo)等の関り訂正符号を付加してメモリに格納し、メモリからデータを脱出す際を発生されたデータに基づいて再度関り訂正符号と既に格納されている。 の関り訂正符号との照合を行なうことによってデータの関り訂正を行なう方法が用いられて

第1図は従来の餌り訂正回路の構成を示すプロック図である。同図において、 DR はデータレジスタ、 G1, G2 はゲート、 BCC GM は訂正符号発生用メモリ、 AR はアドレスレジスタ、 MM はメインメモリ、 BCCC はデータ訂正回路である。

第1図において、データレジスタ DR に苦恐され

たねピツトのデータは、ライト信号》によってゲ - ト G_i を経て出力されて、アドレスレジスタ AR によって指示されるアドレスに従って、メインメ モリMil にむ込まれる。この際、訂正符号発生用メ モリ ECCGN は、ゲート G, を経て出力されるデータ をアドレス情報として競出されて、ポピットの釘 正符号を発生する。との訂正符号はアドレスレジ スタ AR 化よって指示されるアドレスに従って、メ インメモリMM にむ込まれる。

メインメモリ MM からデータを読出す際、データ とこれに対応して格納されている訂正符号とを同 時に就出して、訂正回路 BCCC に入力する。訂正回 路 BCCC においては入力されたデータにおける餌り の有名を終ましたり があればとれを自動的に訂正する。 とのようにし て町正されたデータは、リード信号Rによってゲ - ト Ga を経てデータレジスタ DR 化容積される。

第1図に示されたデータ訂正回路 BCCC は、従来 ゲート回路を主体として構成され、極めて複雑な 梢成を有し、その回路規模はかなり膨大であった。 本発明はこのような従来技術の欠点を除去しよ

(3)

第2の排他的論理和回路とを具え、記憶装置から **畝出されたデータの誤り訂正を行なりことを特徴** としている。

以下、央施例について説明する。

第2図は本発明の誤り訂正国路の一突施例の税 成を示すブロック図である。同図において第1図 **におけると同一部分は同一番号によって示されて** おり、Go,Goはゲート、 EOR,, EOR, はそれぞれ排 他的論理和回路、 BCCCM はデータ 訂正用メモリで ある。

第2図にないて、メインメモリMM にデータの費 込みを行なり場合は、第1図の場合と同様にして 行なわれる。 ナなわちデータ レジスタ DR K哲和さ れたねピットのデータが、ライト信号をによって ゲート Gi を経て出力されて、アドレスレジスタAR **化よって指示されるアドレス化従ってメインメモ** リ MM に登込まれる。これと同時にゲート Ga を従て 入力されたデータをアドレスとして、訂正符号発 生用メモリ BCCGM からm ビットの訂正符号が統出 され、アドレスレジスタ AR Kよって指示されるア

うとするものであって、その目的は、ゲート回路 によって构成されたデータ訂正回路を必要とせず、 メモリを用いたデータ盯正用メモリによって麒り 訂正を行なりことによって、回路規模を辯少する ととができ、 IC 化にも適した誤り訂正回路を提供 するととにある。との目的を造成するため、本発 明の誤り訂正回路においては、データのヒットパ ターンをアドレスとして訂正符号を格納している 訂正符号 発生用メモリを有し酸メモリからデータ に 対応 した 訂正符 号 を 説 出 し て 眩 デ - タ に 付 加 し て配位基型に配位する配位システムにおいて、前 配配債基型から敵出されたデータをアドレスとし て前配訂正符号発生用メモリから再度説出された 訂正符号と前記記憶装置から読出された訂正符号 との排他的論理和をとる第1の排他的治理和回路 と、該第1の排他的論理和回路の出力パターン情 報をアドレスとして観出されてデータと等しいビ ット 長を有する データ 訂正 情報を出力する データ 訂正用メモリと、酸データ訂正竹報と前配配憶装 世から説出されたデータとの排他的論理和をとる

(4)

ドレスに従って、メインメモリ MM に啓込まれる。 メインメモリ MM からデータを配出す場合は、メ インメモリ MM から脱出したデータを、リード信号 R によってゲート G。を経てアドレス 竹報として釘 正符号発生用メモリ BCCGM に入力することによっ て、再度、訂正符号を発生する。

訂正符号発生用メモリ BCCGM から発生した訂正 符号は、メインメモリ HM から脱出された訂正符号 とともに排他的論理和回路BORIに加えられて、排 他的給理和がとられる。もしもメインメモリ MM から뎺出されたデータに関りがなければ、排他的 **論理和回路 BOR, における両訂正符号は等しく、従** って排他的論理和回路 EOR, の出力は、訂正符号に 対応してォール"0"のパターンとなる。しかしな がらメインメモリ ADI から硫出されたデータに誤り があると、とれによって訂正符号発生用メモリか ら説出される訂正符号は異ったものとなり、従っ て排他的給理和回路 EOR, の出力としては、そのエ ラーヒットポジションに対応して "1" を含むパタ - ンが発生する。

(6)

特開昭57-66597(3)

排他的給理和回路 BOR, のパターン 桁報は、デーータ 訂正用メモリ BCCCM に加えられる。 これによってデータ 訂正用メモリ BCCCM から、排他的 哈理和回路 BOR, のパターン 桁報を アドレスとして、 ピット 長がデータ 長に等しく、エラー ピットボジション に対応する ピットだけが "1" であって、 その他の ピットが "0" からなるデータ 訂正用パターンが 鋭出される。

テータ町正用メモリ BCCCM から観出された町正用パターンは、メインメモリ MM から観出された丁ータとともに排他的論理和回路 BOR, に加えられる。これによってメインメモリ MM から観出されたデータに おいて、エラービット ポジションに対応するビットが反伝したデータが、排他的論理和回路 BOR, の出力として得られる。排他的論理和回路 BOR, の出力データは、リード信号 R によってゲート G, を経てデータレジスタ DR に容積される。

とのようにして第2図に示された誤り訂正回路 によって、メインメモリ MH に格納されて説出され たデータの誤り訂正を行なうことができる。 なお

(7)

表示用ビットを追加することによって可能となる。 4. 図面の簡単な説明


第1図は従来の観り訂正回路の桁成を示すプロンク図、第2図は本発明の誤り訂正回路の一段協例の構成を示すプロンク図である。

DR …データレジスタ、 C₁, C₂, C₅, C₆, …ゲート、
BCC GM … 訂正符号発生用メモリ、 AR … アドレスレジスタ、 MM … メインメモリ、 BCC C … データ訂正
回路、 BOR₁, BOR₂ … 排他的論理和回路、 BCC CM …
データ訂正用メモリ。

特許出願人 富士 通株 式 会 社 代理人 弁理士 玉 岛 久 五 郎 (外3名) メインメモリ MM から飲出されたデータに関りがないときは、データ訂正用メモリ BCCCM から脱出されるデータ訂正用パターンはオール"O" であり、従って、メインメモリ MM から説出されたデータは、排他的論理和回路 BOR, において、ピットの訂正が行なわれるととはない。

(8)

第 1 図



第 2 図

